当前位置:首页 >> 计算机硬件及网络 >>

CMOS二级密勒补偿运算放大器的设计


课程设计报告

设计课题: 姓 专 学 日 名: 业: 号: 期

CMOS 二级密勒补偿运算放大器的设计 XXX 集成电路设计与集成系统 1115103004 2015 年 1 月 17 日 XXX

指导教师:

国立华侨大学信息科学与工程学院
0

一:CMOS 二级密勒补偿运算放大器的设计
1:电路结构
最基本的 CMOS 二级密勒补偿运算跨导放大器的结构如下图,主要包括四部 分:第一级 PMOS 输入对管差分放大电路,第二级共源放大电路,偏置电路和相 位补偿电路。

2:电路描述:
输入级放大电路由 M1~M5 组成。M1 和 M2 组成 PMOS 差分输入对管,差分输入 与单端输入相比可以有效抑制共模信号干扰;M3 和 M4 为电流镜有源负载;M5 为第一级放大电路提供恒定偏置电流。 输出级放大电路由 M6 和 M7 组成,M6 为共源放大器,M7 为其提供恒定偏置 电流同时作为第二级输出负载。 偏置电路由 M8~M13 和 Rb 组成,这是一个共源共栅电流源,M8 和 M9 宽长比 相同。M12 和 M13 相比,源级加入了电阻 Rb,组成微电流源,产生电流 Ib。对 称的 M11 和 M12 构成共源共栅结构,减少了沟道长度调制效应造成的电流误差。 在提供偏置电流的同时,还为 M14 栅极提供偏置电压。 相位补偿电路由 M14 和 Cc 组成,M14 工作在线性区,可等效为一个电阻, 与电容 Cc 一起跨接在第二级输入输出之间,构成 RC 密勒补偿。

1

3:两级运放主体电路设计

由于第一级差分输入对管 M1 与 M2 相同,有

R1 表示第一级输出电阻,其值为

则第一级的电压增益

对第二级,有

第二级的电压增益

故总的直流开环电压增益为

2

所以

4:偏置电路设计
偏置电路由 M8~M13 构成, 其中包括两个故意失配的晶体管 M12 和 M13,电 阻 RB 串联在 M12 的源极,它决定着偏置电流和 gm12,所以一般为片外电阻以 保证其精确稳定。为了最大程度的降低 M12 的沟道长度调制效应,采用了 Cascode 连接的 M10 以及用与其匹配的二极管连接的 M11 来提供 M10 的偏置电 压。 最后, 由匹配的 PMOS 器件 M8 和 M9 构成的镜像电流源将电流 IB 复制到 M11 和 M13,同时也为 M5 和 M7 提供偏置。 下面进行具体计算。镜像电流源 M8 和 M9 使得 M13 的电流与 M12 的电流 相等,都为 IB,从而有

而由电路可知

联立上式可以得到:

3

整理得:

可以看到,IB 仅以电阻 RB 和 M12,M13 的尺寸有关,不受电源电压的影响。

二:计算参数
对于 MOS 管宽长比的设计,可以先选择合适的过驱动电压,然后分配合理 的电流,最后再计算宽长比。通常先选择过驱动电压为 0.1V~0.2V,如果是已知 跨导,就可以计算其电流和宽长比,如果是预先分配电流,也可以计算其跨导和 宽长比。

设计步骤: 1:选择 Cc
的大小。与 Cc 相关的是单位增益带宽、输入积分噪声、z1 位置和

压摆率。Cc 增大大有几个好处,增强极点分裂功能,降低输入积分噪声,降低 第二级功耗,提高相位裕度,但缺点是降低了 GBW 和压摆率。而且 Cc 的选择和 负载取值有关, 所以我们尽量增大 Cc, 前提是满足压摆率指标, 然后增加 gm1 以 提高 GBW。在 IDS1 不变的前提下,gm1 的提高可以通过降低 VDSAT1 得到。本设 计中负载是 3pF,考虑寄生电容存在,选取 Cc 初值为 1.8pF,在后面的步骤中 可以通过迭代调整 Cc 的值。

2:相位补偿,选取 gm6=3.2gm1。 3:选择过驱动电压,VDSAT1
降低有助于提高共模输入范围,增大输出摆幅,降

低输入失调电压,提高电压增益,提高共模抑制比,提高负电源抑制比。另外, 在同等电流前提下,过驱动越小,跨导越大。所以 VDSAT1 尽量取小比如 0.1V。

4: 分配电流。 第一级电流增大有助于提高 gm1, 提高 SRint, 这里取 IDS6=4IDS1。
取偏置电流 IDS8=10μ A,k1=12,k2=24,即 IDS5=120μ A,IDS7=240μ A, 总电流为 380μ A。

5: 计算 M1,2

宽长比。已知 IDS1=60μ A,VDSAT1=0.1V,得到(W/L)1=347.8。

当α =2 时,W1L1≥64.4μ m2,由此得到 L1>0.43μ m。由于要加上 2LD 即 0.4 μ m 的扩散长度,预先取 L1=0.8μ m,得到 W1 为 140μ m。因此得到(W/L)1,2 4

=140μ m/0.8μ m。要注意的是,W1L1 乘积不能太大,否则 3 点寄生电容会很 大。

6:计算 M3,4、M6、M5

和 M7 的宽长比。由于α =2,取 L3,4=2L1 即为 1.2

μ m。为保证小的失调,取 L6=L3,4=1.2μ m(在 Level 1 模型中反映不出) 。 对于 L5 和 L7, 为保证小寄生电容取最小长度 0.4μ m 即可, 因此得到 L5,7=0.8 μ m。由于 gm6=3.2gm1,IDS6=4IDS1,得到 VDSAT6=0.125V,进而得到 W6= 240μ m。再由 k1 和 k2 得 W3,4=60μ m。M5 和 M7 是偏置管,为保证小的寄生 电容,取过驱动为 0.4V。IDS5=120μ A,得到 W5=18μ m,因此有 W7=k2/k1× W7=36μ m。从而得到(W/L)3,4=10/1.2,(W/L)6=240/1.2,(W/L)5=18/0.8, (W/L)7=36/0.8。

7:计算 M8,9、M10,11、M12、M13

的宽长比和 RB 的阻值。要满足式(2.39),

同时取(W/L)12=4(W/L)13。IDS13=10μ A,由式(2.44)和 VDSAT13=VDSAT13= 0.125V 得 RB=6.25k。 取 L13 = L6 = 1.2μ m, 得(W/L)13 = (W/L)6/k2 = 10μ m/1.2μ m。 也得到(W/L)12 =40μ m/1.2μ m, 取(W/L)10=(W/L)11=(W/L)13 =10μ m/1.2μ m。取 L8,9=L7=0.8μ m,得(W/L)8,9=1/k2*(W/L)7=1.5μ m/0.8μ m。

8:计算 M14

的宽长比。由式取这个比例为 3.7,得到(W/L)14=65μ m/1.2μ m。

最终得到的器件参数如下 M1 140/0.8 M9 1.5/0.8 M2 140/0.8 M10 10/1.2 M3 60/1.2 M11 10/1.2 M4 60/1.2 M12 40/1.2 M5 18/0.8 M13 10/1.2 M6 240/1.2 M14 65/1.2 M7 36/0.8 Cc 1.8 pF M8 1.5/0.8 RB 6.25 kΩ 注意这里有几个关系式要保证严格成立,即式(2.39)和式(3.7)。至此,完成了 电路中各器件参数的手工计算。

5

三:设计运放的性能指标。
运放性能指标: 性能 小信号低频电压增益 (DC Gain) 单位增益带宽 (Unit-Gain Bandwidth) 相位裕度 (Phase Margin) 转换速率 (Slew Rate) 建立时间 1% (Settling Time) 共 模 抑 制 比 ( Common Mode Rejection Ratio) 电源电压 (Power Supply) 输入共模范围 (Input Common Mode Range) 电压输出范围 (Output Range) 负载电容 (Load Capacitance) 功耗 (Power Consumption) 电源电压抑制比 (Power Supply Rejection Range) 运放性能指标解释: (1) 小信号低频电压增益:运放在小信号低频输入信号状态下的电压放大倍数。 (2)单位增益带宽:运放在开环状态下,当放大倍数为 0 dB 时的频率范围。 (3)相位裕度:运放在开环状态下,当放大倍数为 0 dB 时所对应的相位和 180 度的差值。 (4)转换速率:运放在开环状态,输入信号为大信号激励条件下,运放由非线 性进入线性所需要的时间。 (5)建立时间 (1%) :运放在开环状态下,输入信号为大信号激励,运放由进 入线性的开始点到输出稳定到稳定值的(1%)范围内所需要的时间。 (6)共模抑制比:运放在开环状态下,对共模信号或共模噪声的抑制能力,其 表达式为 V pF mW dB 0.02~1.95 3 0.640 12 V V 2 0.1~1.9 单位 dB MHz 度 V/μS ns dB 数值 83.75 94 61 30.5 52 85.5

CMRR ? 20log

Ad Ac

?dB?

6

(7)电源电压: 提供给运放的工作电压。 (8)输入共模范围: 运放在开环状态下允许的输入共模电压范围。 (9)输出范围: 运放在开环状态下,输出电压能够达到的最大范围。 (10)负载电容: 运放在开环状态下, 所能带动的最大电容负载。 (11)功耗: 运放在开环状态下允许消耗的最大静态功耗。 (12) 电源电压抑制比: 运放在开环状态下对电源电压波动或电源电压噪声的抑 制能力。

四:运算放大器的仿真结果与分析
本次二级运算放大器的设计采用华润上华.18 工艺,电压采用 2V。 顶层文件电路图:

1:运放的小信号相频和幅频特性(AC)
运放的小信号相频和幅频特性是仿真运放的开环小信号放大倍数及其相位 随频率的变化趋势, 从而得到运放的相位裕度和单位增益带宽指标,并进一步鉴 别运放的放大能力、稳定性和工作带宽。 运放的输出端接 3pF 的负载电容,电源电压为 2V,共模输入电压为 1V,差 模输入幅度为 1V 的交流信号,即两输入端的输入交流信号相位相反。做交流小 信号分析, 可以得到运放的小信号相频和幅频特性如图所示。从仿真结果可以看 出,运放采用 RC 补偿,在满足单位增益带宽的同时,能很好的调节相位裕度。 7

测试电路图:

仿真图:

从 AC 仿真图可以看出:该运放增益为 83.75dB,单位增益带宽为 94.14M。

8

从图可知,该运放相位裕度为:-119+180=61 度。

2:运放的转换速率分析(SR)
运放的转换速率是分析运放在大信号作用下的反应速度。仿真运放的转换速 率可将运放的输出端和反相输入端相连构成单位增益结构。 运放的同相输入端输 入 0V 到 2V 的阶跃信号,利用仿真软件对该电路做瞬态分析得到的输出波形。 测试电路图:

9

仿真图:

从仿真波形得到:在输出上升曲线的 10%和 90%处,其电压分别为 0.20254V 和 1.80029V;时间分别为 2.00613us 和 2.0586us。运放的转换速率 SR= (1.80029V-0.20254V)/( 2.0586us—2.00613us)=30.47V/μ s。

3:运放的共模抑制比分析(CMRR)
运放的共模抑制比是测试运放对共模信号的抑制能力。仿真方法是在运放的 开环状态下,在运放的同相和反相输入端同时加入一个幅度为 1V 的交流小信号 源,对电路进行交流小信号分析。

10

测试电路图:

仿真图:

从仿真结果可得, 运放的低频共模电压增益为-1.73103dB。因为运放的共模抑制 比(dB 单位)等于其差模电压增益(dB)减去共模电压增益(dB) ,差模电压增 益是 83.7589dB,所以运放的共模抑制比近似为:83.7589dB-(-1.73103dB) =85.4899dB。

11

4:运放的电源电压抑制比分析(PSRR)
运放的电源电压抑制比是测试运放的抗电源电压波动或噪声能力。 仿真运放 的电源抑制比的方法:将运放接成单位增益结构,运放的正输入端设置 1V 的直 流电压,在 2V 的运放供电电源串联一个 1V 的交流小信号源。 测试电路:

仿真图:

12

通过交流小信号分析得到运放的电源抑制比特性曲线如图,所以运放的电 源抑制比为-11.34dB。

5:运放的静态功耗
运放的静态功耗是指当运放在输入平衡状态下电路消耗的总电流和总电压 的乘积。在电源电压 2V,运放的两输入端输入共模电压 1V 时,运放各支路的静 态电流之和为 0.320mA,则运放的静态功耗为 0.640 mW。

6:运放的共模输入范围
运放的共模输入范围是运放的输入输出跟随特性。运放的电源为 2V,运放 的反相端和输出相连,构成缓冲器;同相端加直流扫描从 0 到 2V。 测试电路:

13

仿真图:

经仿真得到的运放输入输出跟随特性如图,其输入共模电压范围从 0.134V 到 1.9V。

7:运放的输出电压摆幅特性
运放的输出电压摆幅特性是仿真运放的输出电压最大值和最小值。 运放 的输出电压摆幅特性仿真电路如图,其反相比例放大器增益为 10。正输入端接 1V 的直流电压, Vin 输入端加从 0 到 2V 的直流扫描电压。 测试电路:

14

仿真图:

经仿真得到的运放输出电压摆幅特性见图,运放的输出电压摆幅是从 17.49mV 到 1.95V。

15


赞助商链接
相关文章:
密勒补偿运算放大器的设计与优化--毕业论文
密勒补偿运算放大器的设计与优化--毕业论文 - 苏州科技学院天平学院本科生毕业设计(论文) 密勒补偿运算放大器的设计与优化 摘要 电子工业在如今飞速的发展,集成电路...
二阶带密勒补偿的运算放大器的IC设计与实现
二阶带密勒补偿运算放大器的IC设计与实现 - Harbin Institute of Technology 课程设计说明书(论文) 课程名称: 集成电路课程设计 设计题目:二阶带密勒补...
更多相关标签: