当前位置:首页 >> 信息与通信 >>

自动布局、布线及SOC简介.概要_图文

第6章 自动布局布线及SOC简介 6.1 自动布局布线 ? 自动布局布线定义 ? 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 ? ? ? ? 自动布局、布线是将门级网表(netlist )转换成版图(layout ), 并对各个电路单元确定其几何形状、大小及位置,同时要确定 单 元之间的连接关系 方法有两种,一种是手工画版图实现,另一种是用自动布局布线 工具实现(Auto Place and Route,APR) VLSI设计的自动布局、布线必须借助EDA工具完成 比较著名的自动布局、布线工具:AVant!/Synopsys的ApolloII、 Cadence、Synopsys、Mentor等公司的工具。 在 Cadence 中进行布局规划的工具为 Preview ,进行自动布局布 线 的 引 擎 有 四 种 : Block Ensemble 、 Cell Ensemble 、 Gate Ensemble和Silicon Ensemble,其中,Block Ensemble适用于 宏单元的自动布局布线, Cell Ensemble 适用于标准单元或标准 单元与宏单元相混合的布局布线,Gate Ensemble适合于门阵列 的布局布线,Silicon Ensemble主要用在标准单元的布局布线中。 1 2018/11/10 第6章 自动布局布线及SOC简介 ? 自动布局布线流程 数据准备和输入 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 门级网表 工艺库 设计约束 自 动 布 局 布 线 过 程 布局规划 预布线布局 时钟树 布线 DRC & LVS ? 标准单元库 ? 按电路种类划分 ? 核心逻辑单元库 ? I/O单元 ? 硬核模块生成器 ? 按设计阶段划分 ? 逻辑综合库 ? 单元的仿真库 ? 物理版图库 ? 延时模型库 2 版图数据输出 2018/11/10 第6章 自动布局布线及SOC简介 ① 数据准备和输入 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 ? 网表(netlist): ? 由逻辑综合工具生成的,以标准逻辑单元表示的逻辑 网络(EDIF网表) ? 标准逻辑单元库/工艺库: ? 由EDA/Foundary厂商合作提供;如:Artisan Components的TSMC0.25um CMOS标准单元库和 输入/输出单元库) ? 标准逻辑单元库的库单元种类繁多,形式多样,以满 足不同阶段的ASIC设计的需求 ? 设计约束 ? 芯片的总体功耗、时序要求和面积 2018/11/10 3 第6章 自动布局布线及SOC简介 ② 布局规划、预布线、布局 ? 布局规划 ? 是面向物理版图的划分,不同于逻 辑设计时模块的划分。 ? 布局规划可估算出较为精确的互连 延迟信息、预算芯片的面积,分析 布线的稀疏度。 ? 布局规划从版图上将芯片设计划分 为不同的功能块,布置输入/输出端 口,对功能块、宏模块、芯片时钟 及电源分布进行布局方案设计,根 据设计要求对一些单元或模块之间 的距离进行约束和控制。 ? 在深亚微米设计中,合理的总体布 局规划可以提高综合的连线延迟模 型的准确性,从而更快的达到时序 收敛,减少设计的重复。 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 2018/11/10 4 第6章 自动布局布线及SOC简介 ? 预布线 ? 预布线的目的就是要在版图设计上为布线留必要的通道 ? 预布线包括宏单元的电源、地、信号的布线,焊盘单元 的布线及芯片核心逻辑部分的电源环、电源网络的布线 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 布线通道的不同划分 电源分配一般结构 某32位微处理器电源总线 2018/11/10 5 第6章 自动布局布线及SOC简介 ? 布局 ? 布局就是进行网表中单元的放置,这一步可以使用综 合时产生的时序约束来驱动布局,以使布局后的连线 延迟更接近综合的连线延迟模型,更快的达到Timing Closure 。 ? 布局要求将模块在满足一定的目标函数的前提下布置 在芯片上的适当位置,并要求芯片面积最小、连线总 长最短、电性能最优并且容易布线。 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 2018/11/10 6 第6章 自动布局布线及SOC简介 ③ 时钟树综合 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 ? 在芯片版图设计中,时钟树的设计是非常重要的,数字系 统中一切的电路行为都是在时钟的严格同步下进行的。 ? 系统中的时钟负载很大,而且遍布整个芯片。这样就造成 了较大的本地时钟间的相对延时 ,也叫 时钟偏斜 (Clock Skew) ,时钟偏斜严重影响电路的同步,会造成时序紊乱。 延时 延时最大 c 芯片平面 d b 2018/11/10 a 延时为零 时钟输入 7 第6章 自动布局布线及SOC简介 ? 时钟树 时钟树综合就是为了保证时钟的设计要求,对芯片的时钟 网络进行重新设计的过程,包括: ? 时钟树的生成 ? 缓冲的插入 ? 时钟网络的分层 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 ? 时钟网络形式 ? 最常用的时钟网络是H-树和平衡树 时钟源 时钟树主干 时钟树主干 时钟源 最常用的两种时钟网络 2018/11/10 8 第6章 自动布局布线及SOC简介 ? 一些时钟树的实例 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 不含时钟树 零歪斜时钟树 可变时间时钟树 2018/11/10 9 第6章 自动布局布线及SOC简介 ? 时钟树插入及增加驱动器 路 漫 漫 其 修 远 兮 吾 将 上 下 而 求 索 ? 时钟信号延时与具体的版图密切相关,所以在逻辑综合 的时候一般忽略时钟的处理,而在布局布线设计中进行 插入时钟树操作。

相关文章:
更多相关标签: