当前位置:首页 >> 信息与通信 >>

移位寄存器的设计

实验四

移位寄存器的设计
电科 092 朱恩遇 09401700324

1 实验目的:掌握 QuartusII 的 VHDL 语言描述输入法 (1) 掌握 VHDL 语言描述输入法 (2) 掌握 VHDL 语言 (3) 理解 if 语句进行描述计数器。 2 、实验内容 (1)设计一个移位寄存器 (2)根据 VHDL 语言描述输入法编译和波形仿真。 3 、实验要求 (1) 熟悉 VHDL 语言描述输入法 (2) 设计一个移位寄存器的 VHDL 程序,具有左、右移位,同步置数、同步清零等功


(3) 用 QuartusII 软件编译和波形仿真 (4) 把自己认为好的实验结果写成实验报告。 (要计成绩) 4、实验步骤 程序: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity yw is port(data:in std_logic_vector(5 downto 0); left_da,right_da,reset,clk:in std_logic; mode :in std_logic_vector(1 downto 0); qout :buffer std_logic_vector(5 downto 0)); end yw; architecture behave of yw is begin process begin wait until rising_edge(clk); if(reset='1')then qout<="000000"; else case mode is when"00"=>qout<=qout; when"01"=>qout<=right_da&qout(5 downto 1); when"10"=>qout<=qout(4 downto 0)&left_da;

when"11"=>qout<=data; when others=>null; end case; end if; end process; end behave; 5.仿真结果

6.实验收获与体会 通过这次试验我学习到在 quartus 中怎么用编辑波形来对程序的实验验 证,在波形仿真中对于各种快捷工具的使用,以及对其中器件的延时分析。其中 就有编辑波形是的双击选定特定时间赋值的方法,这个我觉得非常有用。 从第一个试验的一无所知到现在的入门界别, 当然我相信这只是一个开始, 还有好多未知的东西在等着我。