当前位置:首页 >> 其它 >>

Cadence后端实验系列15_布局布线_SoCEncouter._图文

Cadence 后端实验系列15 布局布线_Encouter

2011.01.10

Outline

? SOC Encounter 简介

? SOC Encounter 布局/布线 流程
? 布局布线中的参数设置 ? 演示

SOC Encounter 简介

SOC Encounter是cadence数字集成电路设计平台的 一个集成的后端工具,功能相当强大,可以从综合,一 直做到生成GDSII文件!当然里面集成了很多的工具,如 RC,Nanoroute,FIRE&ICE QXC等。支持超过5000万门 180纳米以下工艺的层次化设计。

SOC Encounter采用层次化设计功能将芯片分割成 多个小块,以便单独进行设计,再重新进行组装。SOC Encounter首先读入RTL或门级网表,并快速构建可准确代 表最终芯片(包括时序、布线、芯片大小,功耗和信号完整 性)的芯片“虚拟原型”。通过使用物理虚拟原型功能,设 计师可以快速验证物理可行性并在逻辑上进行必要更改。

SOC Encounter同Silicon Ensemble一样,也 是Cadence的自动布线工具。对Silicon Ensemble 而言,最多可以做到0.18的工艺,到0.18工艺以 下,必须使用SOC Encounter。其实,对于0.25以 上工艺,使用SOC Encounter将会大大方便整个后 端设计。

SOC Encounter 布局/布线 流程

IO,电源和地的布置

指定平面布置图

平面布置图

电源的规划

电源布线

布线

输入文件
? 逻辑和时序库:TLF或.lib ? 物理库:库交换格式(.LEF) ? 门级网表:*.v ? 时序约束:*.sdc ? IO assignment file:*.io

I/O assignment file I/O assignment file 是可选的输入文件,它可以 用来指示工具放置IO引脚(在一个块级设计)或IO单元 (在芯片级设计),指示芯片pad的分布。如果希望工具 来自动确定这些位置,您可以将该字段留空。它需要输入 一个.def或.io格式的文件,如果没有这个文件,布局工具 将根据实例网表的自动的决定设计的尺寸,而IO的引脚也 将随机的分布。

布局布线设计流程
1、登录服务器,进入终端,输入:encounter ,进入soc encounter

这里输入命令: encounter,就可以启 用soc encounter软件

用户界面

2、调入门级网表和库 ? 网表文件:bin/accu_synth.v ? 约束文件:bin/accu.sdc

? 时序库: hjtc18_ff.lib hjtc18_ss.lib hjtc18_tt.lib ? IO约束文件:bin/accu.io

? Import design
添加所有的输入文 件

3、在advanced的power里添加 VDD

GND

4、布图规划floorplan 一开始有默认值,但我们需要对自动布局的结果进来 手工调整。 Floorplan→specify Floorplan 我们需要芯片具体的尺寸要求改变里面的数值。 将Ratio(H/W) 改为1 将core utilization改为0.5 将core to left /right/top/bottom 改为10

5、creat power ring 在power里选择power planing→add rings会弹出add ring对话框

将值设为1

选上选项,将number of bits设 为3

6、placement

? place→standard cells
里面的参数我们用默认值,1

然后place→place Flip I/O

7、Route route→nanoroute
选上timing driven和 SI driven

选择attribute,修改参数

选上ture,意思是 route as short as possible

Weight, spacing都 设为1

得到最后的布线图

参考文献

? ?

SOC encounter user guide 台湾经典培训教材-SOC Encounter ——Cell-Based IC Physical Design and Verification-SOC Encounter

Thank you!


相关文章:
Cadence后端实验系列15_布局布线_SoCEncouter._图文.ppt
Cadence后端实验系列15_布局布线_SoCEncouter._其它_职业教
布局布线---SoC_Encouter_图文.ppt
布局布线---SoC_Encouter_信息与通信_工程科技_专业资料。candece encounter ...Cadence 后端实验系列15... 35页 免费 超深亚微米SOC芯片布局布... 73...
布局布线SoCEncouter_图文.ppt
布局布线SoCEncouter_信息与通信_工程科技_专业资料。SOC Encouter布局布线 2011...Encounter是cadence数字集成电路设计平台的 一个集成的后端工具,功能相当强大,可以...
SOC实验-cadence_图文.doc
右击选择 Extract Here 解压得到 SOC 文件 (其 中包括 CORE 文件 ENCUNTER 文件...Cadence 后端实验系列15... 35页 免费 Cadence 后端实验系列16... 43页 5...
第十一讲 数字后端电路实现-布局布线与验证_图文.ppt
第十一讲 数字后端电路实现-布局布线与验证_电子/电路_工程科技_专业资料。数字...(数字分频器设计) 逻辑综合(Synopsys DC) 布局布线 (Cadence Soc ...
cadence_IC设计实验指导书_图文.pdf
前端到后端大多数工具 CIW 窗口 Cadence 系统启动后...Cadence 工具的规则定义,如自动布局布线的规则,版图...(row column xpitch ypitch xBias yBias) enc...
Virtuosocadence教程-文档资料_图文.ppt
自动布局布线,版图设计和 验证等领域居行业领先地位 ...计前端到后端大 多数工具 系统启动 CADENCE 22 系统...您已经掌握版图编辑大师的基本 操作,通过上机实验巩固...
【2019-2020年整理】EDA技术与工具课程报告_图文.doc
Cadence LEC 后端 APR(Auto Placement &Route) :Cadence SoC Encounter 后端参数...的输入数据是布图规划设计的输出数据, 布局设计的结果将作为随 后的布线设计的...
CMOS上机项目2cadence教程IC设计工具原理46页PPT_图文.ppt
(5)当前,深亚微米工艺和SoC设计对EDA技术提出更 ...(3)布局布线 (Cadence PKS和SE-PKS ,Synopsys的...计前端到后端大 多数工具 CADENCE 系统启动 22 系统...
CMOS上机项目2cadence教程IC设计工具原理-46页PPT精品....ppt
(5)当前,深亚微米工艺和SoC设计对EDA技术提出更 ...(3)布局布线 (Cadence PKS和SE-PKS ,Synopsys的...计前端到后端大 多数工具 CADENCE 系统启动 22 系统...
cadence教程轻松学3(精)_图文.ppt
是EDA历史上第一次由一家EDA公司集成了业界最好的 前端和后端设计工具。 34 EDA概述 CADENCE ? Sysnopsys 公司主要产品 Apollo-II (为SoC设计服务的布局布线...
CMOS上机的项目2 cadence教程共47页文档_图文.ppt
(5)当前,深亚微米工艺和SoC设计对EDA技术提出更 ...(3)布局布线 (Cadence PKS和SE-PKS ,Synopsys的...计前端到后端大 多数工具 CADENCE 系统启动 22 系统...
Virtuosocadence教程轻松学 164页PPT文档_图文.ppt
是EDA历史上第一次由一家EDA公司集成了业界最好的 前端和后端设计工具。 34 EDA概述 CADENCE ? Sysnopsys 公司主要产品 Apollo-II (为SoC设计服务的布局布线...
半定制设计VGA驱动电路_图文.doc
第 1-2 天:讲解题目,准备参考资料,检查、调试实验...使用 Cadence 公司的 SOC Encounter 进行布局布线。 ...(SI) ,以及 RC 提取等功能,也就是完成后端设计。...
第1章 IC设计的基本知识.doc
5、SOC Encounter 52 功能介绍 Encounter 是 Cadence 公司的自动布局布线工具, ...目前的最新版本是 OSU V2.4,适用的 IC 设计平台是 IC5141, SOC Encouter 5...
ASIC后端设计中的时钟树综合_图文.pdf
物理设计,P&R,数字后端 2011 年 4 月 15 日第 ...SOC Encounter 的时钟树综合 SOC Encount er 的时钟...[ 7] Cadence. Encount erTM tim ing closure ...
cadence教程轻松学_图文.ppt
是EDA历史上第一次由一家EDA公司集成了业界最好的 前端和后端设计工具。 34 EDA概述 CADENCE ? Sysnopsys 公司主要产品 Apollo-II (为SoC设计服务的布局布线...
IC版图课设.doc
是集成电路芯片后端设计过程中的基础部 分。一般每个...用于 SOC ENCOUNTER 等布局布线工具进行时序优化和...(2)icfb&→回车→进入 Cadence 软件,即会弹出 ...
2集成电路CAD设计-Cadence平台及启动命令_图文.pdf
Virtuoso-XL DRC LVS Abstrac SoC Encounter RTL Compiler...抽象(abstract) 从版图中提取出仅为布局布线软件完成...<32页> 2011/10/27 15:20 Cadence设计平台 ...
CadenceSOCEncounter_图文.pdf
布局布线---SoC Encoute... 35页 免费 布局布线---SoC_Encoute... 35页 免费 基于Cadence的IC设计 252页 2下载券 Cadence 后端实验系列15... 35页 ...