当前位置:首页 >> 信息与通信 >>

基于Verilog的八位移位寄存器

Verilog HDL 八位移位寄存器

林春涛

电子信息科学与技术 08 级 2 班 3108001158
//定义了一个 8 位的名为 q 的 reg 型数据 //声明输入信号 direction,clk 和 d //声明输出信号 q //初始化寄存器输出

module EightBit(direction,clk,q,d); reg[7:0] q; input direction,clk,d; Output[7:0] q; initial q=0; always @(posedge clk) begin shift(q,d,direction); end task shift; inout [7:0] Q; input D; input dir; if(dir==0) begin Q<=(Q<<1); Q[0]<=D; end else begin Q<=(Q>>1); Q[7]<=D; end endtask endmodule 编译仿真图如下:

//调用等待任务 shift //定义移位寄存器开始移位

//当 direction 为 0 时定义为左移,否则为右移

结果分析: 图中设计了三个 d 为高电平的区域,图的左半部分下可见 direction 为 0,寄存器左移, 每次 clk 上升沿到达时,可见 q[0]的值一直向高位传。右半部分 direction 设为 1,寄存器右 移,每次 clk 上升沿到达时,可见 q[7]的值一直向低位移动。可见实现了八位移位寄存器。


相关文章:
基于Verilog的八位移位寄存器.pdf
基于Verilog的八位移位寄存器 - Verilog HDL 八位移位寄存器
Verilog程序设计-八位循环移位寄存器.doc
Verilog程序设计-八位循环移位寄存器 - EDA课程Verilog程序设计-八位循环移位寄存器 module shiftleft(ain,aout,left_n); input [7:0]...
双向8位十六进制移位寄存器_Verilog.pdf
双向8位十六进制移位寄存器_Verilog_电子/电路_工程科技_专业资料。Verilog代码,十六进制移位寄存器,附Testbench和波形。Have fun! 双向8 位十六进制移位寄存器设计...
设计8位双向移位寄存器电路.doc
11 1 武汉理工大学暑期能力拓展训练 摘要使用硬件描述语言 Verilog,在 EDA 工具 QuartussII 中,对 8 位双向移位寄存器进行 行为级描述,根据设计语言进行功能时序...
8位移位寄存器的设计.doc
8位移位寄存器的设计 - 数字电路与逻辑设计实验报告 实验七 8 位移位寄存器的设计 班级 信息安全 2 班 姓名 张亮 学号 20110806228 一、实验目的 熟悉 QuartusⅡ...
计数器和移位寄存器Verilog设计.doc
3-8 译码器和 8-3 优先编码器实验报告 3-8 译码器:一、实验步骤 1)...移位寄存器设计verilog 5页 1下载券 基于Verilog的八位移位寄... 1页 1下载...
移位寄存器,Verilog.doc
自由运行移位寄存器,即在每一个时钟周期内,寄存器的内容会被左移或右移一位。...移位寄存器设计verilog 5页 1下载券 基于Verilog设计的双向3... 8页 2下载...
移位寄存器设计verilog.doc
Write and verify the Verilog models for the two basic types of synchronizer...Verilog程序设计-八位循... 1页 1下载券 一种基于移位寄存器的CA... 4...
8位双向移位寄存器电路设计.doc
8位双向移位寄存器电路设计 - 移位寄存器是基本的同步时序电路,基本的移位寄存器可以实现数据的串行/并行或并行/串行的转换、数值运算以及其他数据处理功能。在本设计...
移位寄存器的VerilogHDL实现.doc
移位寄存器VerilogHDL实现 - module mlshift(a,b
一种基于移位寄存器的CAM的Verilog HDL实现.doc
一种基于移位寄存器的CAM的Verilog HDL实现 - 一种基于移位寄存器的 CAM 的 Verilog HDL 实现 ---...
verilog 基于74ls194的移位寄存器设计.doc
verilog 基于74ls194的移位寄存器设计_电子/电路_工程科技_专业资料。verilog 基于 74ls194 的移位寄存器设计 要求:设计一个 7 位串行输入,并行输出的移位寄存器,...
基于FPGA的8位移位相加型硬件乘法器的设计.doc
基于FPGA的8位移位相加型硬件乘法器的设计_电子/电路_工程科技_专业资料。龙源...位操作数相乘,乘积的总宽度为 2N,因此需要一个宽度为 2N 的移位寄存器和加法...
并入串出移位寄存器(8位).txt
并入串出移位寄存器(8位)_电子/电路_工程科技_专业资料。LIBRARY IEEE; --并入串出移位寄存器 USE IEEE.STD_LOGIC_1164.ALL; ENTITY piso IS PORT(din:IN ...
桶形移位寄存器代码计算机组成Verilog.doc
桶形移位寄存器代码计算机组成Verilog_计算机硬件及网络_IT/计算机_专业资料。桶形...基于Verilog设计的双向3... 8页 2下载券 Verilog程序设计-八位循... 1...
verilog考卷.doc
寄存器级 语言中,a=4b'1011 011, &a=( 8.在 ...试用 试用verilog语言描述:图示为一个 位移位寄存器,...答:① CPLD 是基于乘积项的可编程结构,即可编程的...
实验六4位移位寄存器的设计与实现.doc
2. 用ISE软件进行设计开发时基于相应器件型号的。 ...1所示为4位移位寄存器的逻辑图,本实验中用Verilog...实验6 移位寄存器的应用... 8页 2下载券 ...
一种基于移位寄存器的CAM的VerilogHDL实现.pdf
设计8位双向移位寄存器电路... 14页 免费如要投诉违规内容,请到百度文库投诉中心...一种基于移位寄存器的CAM的VerilogHDL实现 希望对大家有帮助希望对大家有帮助隐藏...
基于FPGA的可变长度移位寄存器优化设计_图文.pdf
基于FPGA的可变长度移位寄存器优化设计 - 自动化技木 基于FPGA的可变长度移位寄存器优化设计 陈永强1,李茜2 (1.西华大学电气信息学院,四川成都610039;2.西华大学...
八位寄存器课程设计报告.doc
八位寄存器课程设计报告 - 课程设计报告 苏泽恒 一、 设计题目 《八位移位寄存器电路设计》 二、 移位寄存器功能描述、电路端口描述 功能:实现在 1hz 时钟电路下...