当前位置:首页 >> 工学 >>

单相电力锁相环的改进和FPGA实现


第 42 卷第 4 期

电力电子技术

Vol.42 , No.4 April, 2008

2008 年 4 月

Power Electronics

单相电力锁相环的改进和 FPGA 实现
吴 波, 郭育华, 文宇良
(西南交通大学,四川 成都 610031)
摘 要 : 针对单相电能锁相环 (Phase-Locked Loop, 简称 PLL) 控制方法以及基于可编程逻辑门阵列 (Field Programmable

简称 FPGA) 实现方法进行了研究。采用硬件描述语言 verilog 实现了周期积分器、 调节器以及正余弦 Gate Arrays, PI 模块等单相锁相环控制的所有模块。软件分析结果证明, 这种锁相环控制方法能够快速地锁住电网基波相位, 具有 在单相输入严重畸变的情况下, 系统不仅能够很好地锁住基波 较高的抗谐波干扰能力。 基于 FPGA 的实验结果证明, 相位, 而且在输入相位发生突变时, 还能够很快地对信号相位重新进行锁定。这种控制方法能够适应单相柔性输电 简称 FACTS) 中对电压相位准确性的要求。 系统 (Flexible AC Transmission Systems, 关键词: 电力系统;锁相环;相位控制 / 周期积分器;可编程逻辑门阵列
中图分类号: TM46, TM921.5 文献标识码: A 文章编号: 1000- 100X (2008) 0080- 03 04-

Impr ovement and Implementation of One Phase Power Phase-locked Loop based on FPGA
WU bo,GUO Yu-hua,WEN Yu-liang
(Southwest Jiaotong University,Chengdu 610031,China) Abstr act : A control scheme for one phase Phase-Locked Loop (PLL) and the way for implementing it on a Field Pro- grammable Gate Arrays(FPGA)were presented according to one phase power supply applications.The schemes consists of PI sinus and cosine module and other control module were written in verilog Hardware De- cycle integrator, controller, scription Language(HDL) .Results of software analysis indicated the control scheme can lock the basic phase of power net fast, has a minimum sensitivity to harmonics.Experiments based on FPGA proved the perfect performance.The funda- and mental phase can be locked well when the input distorted seriously and the phase can be locked again fast when the input (FACTS)equipments with accu- phase changed suddenly.The controller can satisfy the Flexible AC Transmission System racy requirements. Keywor ds: power system;phase-locked loop;phase control / cycle integrator;field programmable gate arrays







广泛用于电力系统中的柔性输电系统要求准确 实时的系统电压相位信息, 因此相位跟踪是系统的重 [1] 传统的过零比较相位检测方法, 虽然实 要组成部分 。 现简单, 但锁相效果差, 抗谐波干扰能力有限。 采用闭 环控制的相位检测系统, 锁相效果好, 并具有较高的 抗谐波干扰能力。文献[1- 2]研究了三相电力锁相环 及其实现, 但实际中有一些单相应用场合, 如: (PLL) AC/DC/AC 电力机车牵引系统,则需要检测单相电压 相位。因此, 单相 PLL 的研究与实现有其重要的现实 意义。 文献[3]提出了一种基于最小二乘估计的单相相 位检测方法, 但因其涉及矩阵除法运算, 因此要实现 这种相位检测方法的代价较高。此外, 这种相位检测 方法对非白噪声干扰的抑制能力有限。 文献[4]提出了 基于滤波器的单相 PLL 控制方法,但若使用一般的 低通滤波器, 会影响系统的响应速度, 而使用高阶滤 波器, 则势必会增加实现 PLL 的代价。
定稿日期: 2007- 9- 6 作者简介: 吴 波( 1982- ) , 男, 湖南株洲人, 硕士研究生。 研究方向为车载三点式脉冲整流器的控制。

这里, 针对前文献提出的单相 PLL 控制, 进行了 改进, 采用周期积分器代替传统滤波器, 有效提高了系 统的响应速度及抗谐波干扰能力;采用二进制移位法 代替乘法运算以及 ROM 模块分时复用等技术,有效 降低了系统实现 PLL 的代价。系统的实验结果表明, 所提出的设计思想能以较低的代价实现高性能的单相 锁相功能。



单相 PLL 的工作原理

为了阐述单相电力 PLL 的工作原理, 设电网电 压信号归一化后为: (t) (ω (1) us =cos 0 t+"0) 0 +ε
式中: 0 为已知电网频率; 0 为电网电压相位;0 为电网谐波 " ω ε 成份和检测误差。

另取一正弦参考信号: (t) (ω t+%1) x =sin 1
式中: 1 为信号频率; 1 为信号相位。 ω "

(2)

将 us 与- (t) (t) x 相乘得: (t) 1 {sin[ 0 - ω) 0- "1]- sin[ 0 +ω) (ω 1 t+" (ω 1 t+ y = 2 (3) "0+"1]}- εsin ω t+"1) 0 ( 1 若取 ω=ω, (3) 可化简为: 1 0 则式

80

单相电力锁相环的改进和 FPGA 实现

( - ( 0 (t) sin !0- !1) sin 2ω t+!0+!1) εsin ω t+!1) y = - 0 ( 0 2 (4) 分为 3 项, 1 项为直流量; 2 项为两 第 第 式 (4) 倍电网频率的正弦波动量;第 3 项为高频谐波干扰 及误差分量。 若采用滤波器滤除式 (4) 中的第 2 项和 则可得一个与 us 和 (t) (t) x 相位相关的直流 第 3 项, 量E (!) 1/2) (!0- !1) 取 E ( 。 (!) 作为参考信号的 = sin 相位调整控制量,则最终可得一个与电网相位相等 的正弦参考信号, 这样便可实现对电网电压的锁相。 单相 PLL 的系统控制框图如图 1 所示。正弦反 馈量反号后与输入信号相乘,乘积经滤波器滤波得 到E (!)再将 E , (!) PI 调节器后的输出量作为参 经 考信号的角频率 ω 。这样当参考信号相位滞后于输 最终 入信号时, E !) 则 ( 为正, 调节器使 ω增加, PI 参考信号的相位追上输入信号; 反之, 若参考信号的 为负, 调节器使 相位超前于输入信号时, E 则 (!) PI ω下降,最终参考信号的相位下降到与输入信号相 等; 当系统稳定时, (!) 为零, 参考信 E ω保持稳定, 号的相位保持与输入信号的相等。

时, 再将积分信号减去延时信号就得到与 E !) ( 成正 比的周期增量。由于任何次谐波在一个基波周期内 的积分为零,因此周期积分器能最大程度地减小谐 波对系统性能的影响。另外考虑到输入信号有直流 成份, 而直流成份与参考信号- (t) x 相乘后成为一个 基波频率的周期信号,因此采用一般的滤波器很难 将其滤除。这里采用的周期积分器能够消除直流成 份的影响。 积分模块可以不考虑溢出问题, 因二进制 跨模相减其增量不变。 延时模块用 FPGA 中的 RAM 实现,其存储数据点与输入信号频率及采样频率相 则 关,若输入信号为 50 Hz,采样频率为 12.8 kHz, RAM 需要取 256 个数据点。 PI 模块以及积分模块的设计 由于在 FPGA 中乘 PI 模块需要两个乘法运算, 法模块占用资源相对较多, 在此可取: (m, 为整数) (6) KP 和 KI=2m+2n n 这样可采用移位相加操作来代替乘法运算, 从 而大大节约了 FPGA 的资源。积分模块累加寄存器 的位数取决于正余弦函数模块存储数据点的多少。 这里正余弦函数模块存储 1/4 周期 1 024 个数据点, 因此一个正弦周期有数据点 4 096 个,即积分值的 因此累加寄存器取 12 位。 模为 4 096, 3.3 正余弦函数模块的设计 这里正余弦函数模块采用查表的方法实现, 考 虑到正弦波形的对称性只需预存 1/4 周期的数据 点。数据表存储在 ROM 模块中, 通过采用分时复用 的方法 ROM 可被正弦和余弦函数模块共用,这样 可节约 FPGA 的存储资源。 单相电力 PLL 在 FPGA 上实现的编程思想见图 2。 整个 系 统 用 verilog VHDL 语 言 在 EP1C12Q240C8 芯片上实现, 经优化后系统只有一个乘法运算, 一个 一个 ROM 模块以及若干加法运算。 RAM 模块, 3.2

当参考信号相位与输入信号相位相差很小时, ( 可近似为 E !) ! 1- !0) ( = ( E !) /2。图 1 中的乘法模 块、滤波模块及正弦函数模块可等效为一个单位负 反馈环节, 并在前向通路有一个 1/2 的比例系数, 此 时可得系统的闭环传函为: (s) 2 (5) G = KP s+KI 2s +KP s+KI
式中: P 和 KI 分别为 PI 调节器的比例和积分系数。 K

当 KP 和 KI 取正时, 系统的极点位于相平面的左 侧, 系统稳定。 调节 KP 和 KI, 可调节系统的响应速度。


3.1

单相 PLL 的 FPGA 实现
滤波器模块的设计

单相 PLL 中滤波器非常重要,它不仅关系到 系统的响应速度, 也影响系统的抗谐波干扰能力。 (!) 中含有输入信号两倍频的波动量, 若输入信号 E 为 50 Hz 的工频电压信号, E 则 (!) 中的 2 次波动量 频率为 100 Hz。 若采用一般的低通滤波器, 则要滤除 100 Hz 的波动分量,滤波器的惯性时间常数必然要 取得较大, 这会降低系统的响应速度。 因此采用周期 积分器作为系统的滤波模块,周期积分器包括积分 模块、 延时模块和减法模块。 积分模块对乘积量进行 积分;延时模块对积分信号进行一个输入周期的延



软件分析结果

为了验证图 2 所示编程思想的正确性,采用 输入基 MATLAB 语言对系统进行了分析。分析中, 波信号 us 的频率为 50 Hz, 并且幅值中有 15%的 3, 采样频率 5, 次谐波成份。系统参数: P=64; I=32, 7 K K 设为 12.8 kHz。图 3a 为 us 的波形。由图 3a 可见,s u 的畸变严重。图 3b 为输出信号 cosω t 与基波信号 1 由图 3b 可见, 1 t 能在 0.04 s 时间 cosω t 的比较。 cosω 0 内完成对 cosω t 的跟踪。 3c 为输入信号 ω t 与输 图 0 0 81

第 42 卷第 4 期

电力电子技术

Vol.42 , No.4 April, 2008

2008 年 4 月

Power Electronics

出信号 ω t 的相位比较。由图 3c 可见, 0.04 s 时 在 1 间内系统可完成对相位的锁定。

统在 4 个基波周期后重新锁定输入信号的相位。







分析了单相锁相环的工作原理,设计并用 ver- 正余弦 PI ilog语言实现了包括周期积分器、 调节器、 模块在内的单相锁相环的控制模块。软件分析及试 验结果证明,这种单相锁相环能很好地跟踪单相电 压基波相位, 具有很强的抗谐波干扰能力。



实验结果

在 EP1C12Q240C8 芯片上进行了单相 PLL 控制 系统实验。与其他相关的辅助程序模块有 ADC 驱动、 SPWM模块等。实验板时钟频率为30 MHz, ADC 采用 12 位分辨率的 ADC7864,采样频率设为 30 kHz。 表 1 是系统所占用的 FPGA 资源。
表1 系统占用的 FPGA 资源

参考文献
[1] Sang-Joon Lee, Jun-Koo Kang, Seung-Ki Sul.A New Phase Detecting Method for Power Conversion Systems Consid - ering Distorted Conditions In Power System [A].Industry Conf. Record of the IEEE’ 99[C]. Applications Conference, [2] [3] [S.l.]: [s.n.], 1999: 2167- 2172. 舒泽亮, 郭育华, 坚.基于 FPGA 的三相锁相环实现 汤 [J].电力电子技术, 2005,(6)126- 128. 39 : Kwanghee Nam, Peter Mutschler.Very Fast Hong-Seok Song, Phase Angle Estimation Algorithm for a Single -Phase System Having Sudden Phase Angle Jumps [A].IEEE In- Con. Record of the 2002 dustry Applications Conference, 37th IAS Annual Meeting[C].[S.l.]: [s.n.], 2002: 925- 937. [4] Miroslav M BegoviC, Milos DoroslovaEki. Petar M DjuriC, Instantaneous Phase Tracking in PowerNetworks by De- modulation [J].IEEE Trans. on Instrumentation and Mea- 1992: 963- 967. surement,

EP1C12Q240C8 片上资源 使用资源 逻辑单元 12 060 381 存储单元 239 616 8 660

资源实用率 3% 4%

图 4a 为单相 PLL 稳定锁相时的实验波形。可 见, 其输入波形 ub 含有 8%的 3 次谐波、 3%的 5 次谐 波和 9%的 10 次谐波。 可见, 稳定时的输出波形 ua 有 很好的正弦度, 且保持与输入波形的相位相同。 4b 图 为单相 PLL 输入相位突变时的实验波形,它是在 的波形。可见, 系 25 ms 时输入信号的相位突变 90° 60 由实验结果可看出, 充电电流控制平稳, 已达到限 流控制功能。 实际应用结果表明, 能量回馈制动力矩平 稳, 用户感觉舒适。

!!!!!!!!!!!!!!!!!!!!!!! 页) ( 上接第
5 试验分析
试验中, 采用反电势为梯形波、 平顶宽度为 120° 的永磁无刷直流电机,其导通方式为 120° 导通角。 额定电流为 控制系统运行参数: 额定电压为 48 V; 额定转速为 365.2 r/min; 最大电流为 18.47 A, 极 18 A; 对数 2P=18。 电压 U、 输出功率 Po、 图 5 示出输入功率 Pin、 电流 I、 转速 n、 功率效率 η与转矩 T 的试验曲线。 电动车的效 在电机的负载电流从 0 ̄18 A 变化时, 率最高点可达 87.1%。 当电机的负载电流从 10.53 A 变化到 16.88 A 时,输出转速从 342.9 r/min 降 至 ? 输出 301.4 r/min。当电机的负载转矩 T>27 N m 时, 电流限制在 18 A, 维持低速运行。 82







在重载条件下, 电流输出较平稳, 且被控制在最大 允许输出电流范围内。 控制装置通过了载人爬坡、 上坡 重载启动和制动实验, 各项性能指标均达到设计要求。

参考文献
[1] [2] 黄斐梨, 王耀明.电动汽车永磁无刷直流电机驱动系统低 速能量回馈制动的研究[J].电工技术学报, (3)28- 31. 1995, : 赵乾宏, 张静远, 兰士新.基于 PIC 单片机的永磁无刷直 流电机控制系统[J].微计算机信息, 2005,(2)92- 93. 21 :


相关文章:
基于DSP的软件锁相环的实现
电力电子装置中具有重要的意义,通常需要采用锁 相环...随着 DSP 性 能的不断改进,其运算速度越来越快,...基于DSP2407的单相软件锁... 3页 2下载券 基于...
单相锁相环基于DSP的数字实现
单相锁相环基于 DSP 的数字实现 摘要:介绍了模拟锁相环的基本原理,基于目前普遍的数字控制 系统的应用,模仿三相系统锁相环的实现方法,推导出单相锁相环的 数字...
锁相环技术在抽水蓄能SFC中的应用
其控制流程是:首先,FPGA 通过模拟输入 (AI)模块 9215 采集实际的三相电压和...3 锁相环改进 滤波器的设计:由于非线性负载、检测电路及一些电力电子变换的存在...
使用PLD内部锁相环解决系统设计难题
关键词:PLD 内嵌锁相环 FIFOXBUS 引言 1 应用背景介绍 本文用 FPGA 实现 FIFO,连接 PCI TI 的 TMS320C6204 的扩展总线, DSP 传输数据的 时钟达到 100...
基于FPGA的超声波电源数字锁相环电路设计
此外还可实行运行数据 的自动储存和故障自动诊断,有利于实现电力电子装置运行的智能化。 本文采用了一种基于 FPGA 的数字锁相环的实现方法,来对超声波电源进行频率...
基于FPGA的高阶全数字锁相环的设计与实现
基于FPGA的高阶全数字锁相环的设计与实现_电子/电路...本文采用改进型异或门鉴相器, 它输出一个表示本地...无线电电子学及电力系统自动化等领域中得到了极为广...
基于FPGA的数字锁相环的设计
4 第二章 数字锁相环的设计 2.1 基于 FPGA 的数字锁相环总体设计方案本文...北京:中国电力出版社,2007 [10] 江国强.EDA 技术与应用.北京:电子工业出版社,...
FPGA中的PLL锁相环
FPGA中的PLL锁相环_电子/电路_工程科技_专业资料。Cyclone 系列 FPGA 具有锁相环(PLL)和全局时钟网络,PLL 具有时钟的倍频、分频、相 位偏移、可编程占空比和外部...
锁相环
同时随着FPGA和CPLD等技术的快速发展, 全数字锁相环的实现方法和性能指标也得到了很快的发展和很大的提高。 锁相环技术虽然已经80多年的发展历史, 但锁相环技术...
基于FPGA的全数字锁相环设计(毕业设计)
锁相环FPGA 实现, 采用 Quartua II 和 Modelsim SE 作为软件开发环境, 其灵活性、速度优化和资源控制都能够更好的体现。设计调试好此系统后,需进 行后期...
更多相关标签: