当前位置:首页 >> 电子/电路 >>

集成电路版图基础-Cadence工具简介篇00


Cadence工具简介

光电工程学院

王智鹏

一、浏览电路
?

Cadence virtuoso 基于linux操作系统, 主要包括电路系统设计工具、版图设计工 具和版图验证工具。软件启动后,会看到 全局管理窗口——CIW

?

在CIW窗口中点击“Tools”,选择 “library manager”打开库文件管理器。 并从中单击选择所需的library—cell—view, 双击“schematic”打开目标电路图。

?

在schematic editing 窗口浏览分析电路。 常用指令及其快捷键

指令 快捷键 指令 快捷键 Wire(N…) Wire(W…)(添 Shift+w w (添加连线) 加总线) m c move(移动) Copy(复制) Property(查看属 s q Stretch(拉伸) 性) Zoom in(放大) Ctrl+z Zoom out(缩小) Shift+z p l Pin(添加引脚) 添加文本

PMOS

NMOS

二、绘制版图
1、新建版图文件:

在库文件管理器 “cell”一栏中选中需 要设计版图的电路文 件 ? 在库文件管理器菜单 中依次点击file— new—cell view,出 现新建文件窗口
?

文件名

文件库名

文件类型

选用工具

?

注意,版图文件的library name(库名)、 cell name(单元名)必须与电路文件相同。 点击“tool”右侧的工具选择按钮,选择 “virtuoso”,点击OK,完成新文件创建。

2、版图编辑界面
?

版图编辑窗口中,顶端显示文件所对应的 库名、单元名、文件类型信息。 单元名 文件类型

库名

?

版图编辑窗口由icon menu(图标菜单)、 menu banner(菜单栏)、status banner(状 态栏)三部分组成。
状态栏

菜单栏 图标菜单

?

icon menu(图标菜单)位于版图编辑窗 口左侧,列出了常用命令的图标,将鼠标 移动到某一图标上,图标下方就会显示该 图标对应的指令。

图标栏(Icon Menu)

常用指令及对应快捷键
指令 Rectangle(创 建矩形) move(移动) Stretch(拉伸) 快捷键 r m s 指令 Polygon(创建 多边形) Copy(复制) Property(查 看属性) 清除标尺 Zoom out(缩 小) 快捷键 p c q

Ruler(标尺)

k

Shift+k
Shift+z

Zoom in(放大) Ctrl+z

3、LSW:
?

?

layer select window(图层选 择窗口)。该窗口显示设计版 图所用的工艺库文件的位置、 可供选择和当前选中的版图图 层,以及各图层的图样属性。 如右图显示当前所用工艺库文 件位于“MYLIB”目录下,当前 选择的图层为“active”。

?

工艺库文件在工程创 建之初已经确定,不 用再做操作。而可供 选择的图层,根据不 同设计需求会有所不 同。常用图层名称及 其含义

版图图层名 称 Nwell Active Pselect Nselect Poly cc(或cont) Metal1 Metal2 Via

含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔

建立几何图形
1. 矩形(Rectangle) 1)建立矩形命令: Create→Rectangle或快捷键r 或点击图标

2)选取图层

3)画矩形。
(a) 点击左键 (b) 移动鼠标 (c) 点击左键建立矩形 (d) 完成的矩形

(a)

(b)

(c)

(d)

4)按<Esc>键停止画矩形命令。

2. 多边形(polygon) (1)方法1 ① 建立多边形命令: Create→polygon或快捷键shift+p 或点击图标。

② 选取图层。

③ 画多边形。 (a) 点击第一点 (b) 移动鼠标,以此点击各个拐点 (c) 双击或按<Enter>键使多边形 封闭 (d) 完成的多边形

(a)

(b)

(c)

(d)

(2)方法2 (a)绘制多个矩形 (b)使用合并命令edit-merge或快捷键 shift+m将矩形合并为多边形

(a)

(b)

3. 复制(Copy) 1)复制命令Edit→copy,或快捷键c 或点击图标

2)点击目标图形 3)移动鼠标到空白处再次点击完成复制 4) 按<Esc>键停止复制命令

4. 移动(move) 1)复制命令Edit→move,或快捷键m 或点击图标

2)点击目标图形 3)移动鼠标到空白处再次点击完成移动 4) 按<Esc>键停止移动命令

5. 拉伸(stretch) 1)复制命令:Edit→stretch,或快捷键s 或点击图标

2)点击目标图的一条边或一个顶点 3)移动鼠标到空白处再次点击完成拉伸 4) 按<Esc>键停止拉伸命令

6. 标尺(ruler) 1)标尺命令:window→create ruler, 或快捷键k或点击图标

2)点击任意所需一点为起点 3)移动鼠标到空白处再次点击完成标尺 4) 按<Esc>键停止标尺命令 5)按shift+k 清除所有标尺

反相器版图实例
在P型衬底上制作CMOS反相器,需要一个 PMOS管和一个NMOS管。其中PMOS管制 作在N阱中,包含有源扩散区、多晶硅栅; NMOS管包含有源扩散区、多晶硅栅。 ? 工艺上为了区分P管、N管,分别添加 pselect和nselect两层。 ? 为了实现电路功能,必须使用金属层布线, 并在金属与半导体之间制作引线孔
?

衬底连接与布线: ? MOS管衬底必须接到相应电位,有源区作 为源漏极也需要引线连接。半导体衬底材 料必须先制作active有源区,才能通过通孔 与金属引线连接。 ? 根据不同工艺,通孔尺寸和间距不同。
?

版图设计过程中, 各层没有严格顺 序要求

器件连接关系及端口 : ? 用铝线直接连接两管漏极,并可作为输出 端; ? 多晶硅连接两管栅极,制作通孔后连接金 属,作为输入端; ? 与金属相连的两管衬底作为power端。
?

添加端口: ? 从LSW 中选择合适的金属层,如metal1。 在版图编辑窗口中的菜单栏,选择 create—pin。开始为版图添加端口。 ? 在“mode”选项后选择rectangle模式,在 create shape pin 窗口编辑输入输出端口。
?

可以在create shape pin窗口中选择 “sym pin”切换至create symbolic pin 窗口。

编辑好端口属性后,在版图编辑窗口中需 要添加端口的位置画一小矩形,之后再单 击一次,放置端口名,即完成一个端口。 ? 这里的metal1端口图层仅表示连线关系, 不生成掩模板,无所谓规则,只要与实际 版图上的铝线连接即可。
?

添加power端口需要选择sym pin 模式, 打开create symbolic pin 窗口。 ? 以添加vdd端口为例,
?
? 端口名应为“vdd!”,

type 选为“jumper”, ? pin type 选择“metal1”。
? I/O

可以在create symbolic pin窗口中选择 “shape pin”切换至create shape pin窗口。

三、版图验证与检查
?

版图验证是指采用专门的软件工具,对版 图进行若干项目的验证。例如: ?是否符合设计规则? ?版图和电路图是否一致? ?版图是否存在短路、断路及悬空的节点?

?

版图验证项目包括五项:
(1) DRC (Design Rule Check) 设计规则检 查。 ? (2) ERC(Electrical Rule Check) 电学规则检 查。 ? (3) LVS(Layout Versus Schemati) 版图和 电路图一致性比较 ? (4) LPE(Layout Parameter Extruction) 版 图寄生参数提取 ? (5) PRE(Parasitic Resistance Extruction) 寄生电阻提取
?

?

其中,DRC和LVS是必做的验证。

1、 DRC
?

Design rule checking (设计规则检查)。版图 的设计必须根据DRC 规则文件进行,不同工艺的 DRC 规则文件不同。
? 建议完成一部分设计之后就做一次,分阶段进行。避

免完成全图后再做DRC,错误之间相互牵连不便修改。
?

?

DIVA 下的DRC 规则文件名为divaDRC.rul。通 常与工艺库文件存放在相同目录。 在版图编辑窗口,单击菜单verify ——DRC,弹 出DRC 规则检查对话框,

?

点击OK,开始DRC,可以在CIW 窗口看到 运行信息。如果有错,CIW窗口会提示错 误数量及错误类型,并在版图编辑窗口出 现闪烁标记。

2

1

3

1

Active must be inside select

2

Gate enclosure of active: 0.30um

3

Active enclosure of gate: 0.45um

可以选择Verify-Markers-Find菜单帮助找 错。单击菜单后会弹出一个窗口,在这个 窗口中单击apply就可以显示第一个错误。 ? 如果选中“zoom to markers”,则会在版 图编辑窗口中,将错误图形的位置居中放 置。
?

2、 Extractor
版图提取,提取版图网表信息,用于与电 路网表对照验证。 ? 在版图编辑窗口菜单中选择verify-extract 即可打开对话框。
?

提取成功后,在版图文件的存放目录下, 增加一个extracted文件。打开可以看到提 取出来的器件和端口。 ? 选择Verify-probe菜单,在弹出窗口中可以 选择查看连接关系。
?

3、 LVS
Layout vs. schematic comparison(版 图与电路对比),检查设计完成的版图是 否与原电路相符。 ? 在版图编辑窗口菜单中选择verify-LVS 即 可打开对话框。
?

?

注意:如果之前运行过LVS,此时会出现 一个提示窗口。选中form contents(重新 创建LVS文件内容) ,继续LVS。

?

如果验证成功,返回LVS窗口,单击 “output”按钮,查看验证报告。

?

LVS验证报告:
错误类型

错误位置

错误原因

错误数量

错误原因


相关文章:
集成电路版图设计
集成电路版图设计》 基于 Cadence 软件的集成电路...万变不离其宗,下边只介绍其 中一个步骤,其他照...模拟电路基础.成都:电子科技大学出版社.2001 5、...
集成电路版图设计报告
软件 Cadence Layout Editor 的使用方法,掌握集成电路...好多关于版图设计的课件、 cadence 使用介绍,也在...它必将导致又一次以微电子技术为基础的信息技术革命,...
cadence简介
cadence简介_电子/电路_工程科技_专业资料。cadence简介...Cadence 工具的规则定义,还有版图转换成 GDSII 时所...gnd! NM W=wn L=180.00n MM0 Vout Vin vdd!...
集成电路基础实验cadence反相器设计
集成电路基础实验cadence反相器设计_电子/电路_工程科技_专业资料。题目:反相器...如图为在 cadence 版图软件中绘制的反相器的版图。面积为 20um×10um=200um2 ...
集成电路版图设计报
集成电路版图设计实验报告 班学姓 级:微电 1302 班号:1306090203 名: 李粒 完成日期:2015 年 1 月 7 日 一、 实验目的使用 EDA 工具 cadence schematic ...
L-EDIT 使用技巧
Cadence 设计软件逊色,可以用来完成任何复杂度的 IC ...为基础对 Tanner 集成电路设计工具软件作全面的介绍,...0.00 Mirro: 4.3.2.5 4.3.2.6 修改图形倍率...
1 cadence简介
1 cadence简介_电子/电路_工程科技_专业资料。Cadence...gnd! NM W=wn L=180.00n MM0 Vout Vin vdd!...04集成电路版图基础-Cad... 51页 免费 Cadence原理...
版图实验报告
4、学会使用 cadence 工具对所画版图进行 drc 和 ...种基于 UNIX 系统的 EDA 工具,用于集成电路版图设计...大小:550.00KB 所需财富值:5 加入阅读会员!获取下载...
全差分CMOS运算放大器的设计
软件, 是一 个用来制造集成电路掩膜的版图设计工具...1.1.3 Cadence OrCAD Capture 简介 Cadence、OrCAD...KAPPA=9.9990E+00 CGDO=6.0275E-10 CGSO=6.0...
佛山市企业集成电路设计人员
我国软 件产业和集成电路产业发展基础仍然薄弱,企业...Cadence 数模混合设计(1)-电路设计、仿真及版图设计...大小:75.00KB 所需财富值:5 加入阅读会员!获取下载...
更多相关标签: